МОДЕЛЮВАННЯ ТА ОПТИМІЗАЦІЯ СТРУКТУРИ ПОТУЖНОГО ІНТЕҐРАЛЬНОГО ІМПУЛЬСНОГО ТРАНЗИСТОРА

Л. М. Смеркло

Львівський науково-дослідний радіотехнічний інститут, відділення мікроелектроніки вул. Наукова, 7, Львів, 290060, Україна (Отримано 10 квітня 1997 р.; в остаточному вигляді — 24 лютого 1998 р.)

Запропоновано модель, що описує режим переходу до омічного квазінасичення в колекторі потужних інтеґральних біполярних транзисторів, особливістю яких є нерівномірність розподіленого опору области колектора. Проведена оптимізація топології потужних інтеґральних імпульсних транзисторів, які працюють в режимі великих шпаруватостей коротких імпульсів при незначному тепловиділенні. Оптимізація дає змогу провести вибір конструкції і визначити геометричні розміри інтеґральної транзисторної структури, яка характеризується мінімальними значеннями вихідної ємности та опору колектора.

Ключові слова: поту жний інтегральний біполярний транзистор, оптимізація, топологія, конструкція.

PACS number(s): 85.30.De; 07.50.-e

Біполярні транзистори є основними ключовими елементами потужних імпульсних пристроїв наносекундного діяпазону. Некритичне тепловиділення, пов'язане з характерним для потужних імпульсних транзисторів режимом роботи з короткими імпульсами великої шпаруватости, робить можливим сполучення в імпульсних транзисторах високих рівнів робочих напруг, великих допустимих струмів, мінімального часу перемикання [1]. Підвищення комутованої транзистором потужности вимагає збільшення площі активних областей структури. Розв'язок цієї задачі забезпечується застосуванням зустрічноштирової транзисторної структури, яка дає змогу максимально використовувати площу емітерного переходу і оптимізацією параметрів високоомного колекторного шару.

На відміну від дискретних приладів, конструкцію інтегральних транзисторів визначає не лише геометрія емітер-базового переходу, але й спосіб виводу на поверхню кристала колекторного електрода. "Схований" і вертикальні шари, які застосовуються в інтегральних транзисторах, дають змогу значно зменшити опір колекторної области. Однак для транзисторів великої потужности, які характеризуються значними величинами площ, задача зменшення колекторного опору вимагає застосування великої кількости контактів до колектора, що ще збільшує площу транзистора. Унаслідок безпосередньої залежности величин бар'єрних ємностей транзистора від його площі, задача визначення оптимальної топології поту жного інтеґрального імпульсного транзистора стає першочерговою.

Метою розглянутої в нашій роботі методики оптимізації є вибір конструкції і визначення геометричних розмірів інтеґральної транзисторної структури, яка характеризується мінімальними значеннями вихідної ємностита опору немодульованого тіла колектора. Вихідними умовами оптимізації є:

- некритичні за час дії імпульсу тепловиділення і електроміґрація;
- мінімально можлива ширина емітерних областей, яка забезпечує незначне витиснення струму до периферії емітера;
- постійність для транзисторів, що розглядаються, конструктивних щілин та електрофізичних параметрів структури;
- домінуючий вплив на перехідні процеси вихідних ємностей транзистора.

Характерною особливістю високовольтних біполярних транзисторів є викликане спадом напруги на високоомному колекторному шарі обмеження густини струму.

Критична густина струму в колекторі, при якій транзистор переходить у режим омічного квазінасичення, згідно з [2], визначається як

$$J_{\kappa} = \frac{U_{c\kappa}}{\rho_{\kappa} W_n},$$

де $U_{c\kappa}$ — величина спаду напруги на колекторі тразистора; ρ_{κ} і W_n — відповідно питомий опір і товщина високоомного колекторного шару.

У нашій роботі досліджуємо режим переходу до омічного квазінасичення в колекторі потужних інтегральних біполярних транзисторів.

Розглянемо переріз найпростішої зустрічноштирової структури інтегрального транзистора (рис. 1а). В епітаксіяльному (n^-) шарі сформовані контакт (n^+) до колектора і базова (p^-) область, у якій знаходиться ряд емітерних (n^+) областей. Під епітаксіяльним шаром у підкладці (p^-) є "схований" (n^+) шар. Металізація до емітерних областей і бази транзистора — зустрічноштирова.

Густина струму в структурі, яку розглядаємо, є функцією координати як по осі X, так і по осі Z. Остання обставина викликана спадом напруги на зустрічноштировій структурі.





Рис. 1. Переріз структури потужного інтеґрального транзистора (а) і геометричні еквіваленти розподіленого струму колектора (б, в).

У літературі зроблено аналіз розподілу струму вздовж довжини емітерної области дискретних транзисторів [3,4]. Густина струму через емітерний p - nперехід є функцією прикладеної до нього напруги прямого зміщення:

$$J_{\rm e}(z) = J_{\rm oe} \exp\left(\frac{U_0(z)}{m\varphi_{\rm T}}\right),\tag{1}$$

де J_{oe} — струм насичення p-n-переходу; $U_o(z)$ — величина напруги прямого зміщення; m — коефіцієнт неідеальности; $\varphi_{\rm T}$ — температурний потенціял.

Пряме зміщення p-n-переходу менше від прикладеної до електродів транзистора напруги $U_{\rm e6}$ на величину спаду напруги на металізації $U_{\rm M}(z)$ і спаду напруги на омічному опорі $R_{\rm oM}$ областей емітера і бази $U_{\rm oM}(z)$. Струм, що протікає вздовж доріжки емітерної металізації, пов'язаний з густиною емітерного струму рівнянням

$$\frac{dI_{\rm e}(z)}{dz} = -l_{\rm e}J_{\rm e}(z). \tag{2}$$

В активному режимі роботи транзистора доріжку базової металізації можна вважати еквіпотенціяльною. Тоді

$$\frac{dU_{\rm M}(z)}{dz} = \frac{R_{\rm M}I_{\rm e}(z)}{L},\qquad(3)$$

де $R_{\rm M} = R_{\rm SM} L/l_{\rm e}$ — повний опір доріжки металізації; $R_{\rm SM}$ — поверхневий опір шару металізації; L і $l_{\rm e}$ — відповідно довжина і ширина смужки емітерної металізації.



Рис. 2. Функція $U_{c\kappa} = f(I)$, яка визначає перехід транзистора до омічного квазінасичення. (–) розрахункова залежність; (I) експериментальні значення.

При відомому струмі I_0 , який втікає в доріжку, крайові умови для рівнянь (2) і (3) мають вид

$$I_{\rm e}(0) = I_0, \ I_{\rm e}(L) = 0.$$
 (4)

Диференціюючи (2) за z і беручи значення похідної $dJ_e(z)/dz$ з (1), а похідної $dU_{\rm M}(z)/dz$ із (3), отримуєм рівняння відносно $I_e(z)$

$$\frac{d^2 I_{\rm e}(z)}{dz^2} \left(\frac{m\varphi_{\rm T}}{R_{\rm om}L} - \frac{dI_{\rm e}(z)}{dz}\right) = -I_{\rm e}(z) \frac{dI_{\rm e}(z)}{dz} \frac{R_{\rm M}}{R_{\rm om}L^2}.$$
 (5)

Для високовольтних транзисторних структур, які працюють у лінійному режимі при низьких колекторних напругах (режим ненасиченого перемикача) характерний незначний спад напруги на омічному опоріемітерної і базової областей. Ця обставина пояснюється, з одного боку, обмеженням робочих струмів величиною густини критичного струму колектора, а з іншого — великою довжиною периметра емітера багатоемітерних структур з мінімальною шириною емітерних областей. Оскільки в транзисторі з великим периметром емітера величиною омічного опору можна знехтувати ($m\varphi_{\rm T} \gg R_{\rm om}I_0$), то вираз для густини струму вздовж емітерної смужки при наближенні $R_{\rm om} = 0$ і крайових умовах (4) визначається як

$$J_{\rm e}(z) = \frac{2m\varphi_{\rm T}c^2}{R_{\rm M}S_{\rm e}\cos^2\left(c(1-z/L)\right)},\tag{6}$$

де $S_{\rm e} = L l_{\rm e}$ — площа емітерної смужки; c — константа, яка визначається з трансцендентного рівняння [4]

$$c \, \mathrm{tg}c = \frac{R_{\mathrm{M}}I_0}{2m\varphi_{\mathrm{T}}}.\tag{7}$$

Очевидно, що максимальну густину струму в колекторі спостерігаємо на початку довжини емітерної доріжки

$$J_{\rm max} = J_{\rm e}(0) = \frac{2m\varphi_{\rm T}c^2}{R_{\rm M}S_{\rm e}\cos^2 c}.$$
 (8)

Розглянемо розподіл густини струму в тілі колектора. У роботі [5] отримані у двовимірному наближенні формули для послідовного опору колектора в потужних дискретних багатоемітерних транзисторах. Для одношарового колектора з вертикальною структурою

$$r_{\kappa} = r_{\kappa 0} \left(\frac{l_{\rm e}}{l_{\rm e} + l_{\rm f}} + \frac{0.95}{\pi^2} \cdot \frac{l_{\rm e} + l_{\rm f}}{W_n} \right), \tag{9}$$

де $r_{\kappa 0} = \rho_n W_n / (n l_e L)$ — опір колекторного шару в одновимірному наближенні; ρ_n і W_n — відповідно питомий опір і товщина невиснаженої частини високо-омного шару колектора.

Інтегральні транзистори, на відміну від дискретних, характеризуються значною величиною горизонтальної складової опору тіла колектора, яка визначається опором "схованого" шару. Для розрахунку розподіленого опору "схованого" шару введемо у двовимірному наближенні геометричний еквівалент величини опору високоомного шару колектора.

Уявимо переріз активної частини високоомного шару колектора у вигляді суми геометричних фігуреквівалентів, опір яких тотожний опорові, отриманому з виразу (9). Для простоти розрахунку запропонуємо трапецоїдну форму еквівалента (рис. 1б), переріз якої в площині *ОХ* — прямокутник площею

$$S(y) = (l_{\rm e} + 2y \, \mathrm{tg}\alpha)L,$$

де tg $\alpha = (l_{\rm \tiny K} - l_{\rm e})/(2W_n); l_{\rm \tiny K}$ — основа трапеції. Тоді ве-

личина опору еквівалента при умові постійности густини струму в межах перерізу S(y)

$$r_{\rm ekb} = \rho_n \int_0^{W_n} \frac{dy}{S(y)},$$

або

$$r_{ ext{ekb}} = rac{
ho_n}{L} \int\limits_{0}^{W_n} rac{dy}{l_{ ext{e}} + rac{l_{ ext{k}} - l_{ ext{e}}}{W_n}y}$$

Після відповідних перетворень та інтеґрування отримуємо

$$r_{\text{\tiny eKB}} = \frac{\rho_n W_n}{L(l_{\text{\tiny K}} - l_{\text{\tiny e}})} \ln \frac{l_{\text{\tiny K}}}{l_{\text{\tiny e}}}.$$

Прирівнюючи значенння опору, отриманого з виразу (9), до величини опору паралельно з'єднаних n еквівалентів, де n — кількість емітерних областей транзистора, отримуємо трансцендентне рівняння відносно l_{κ}

$$\frac{1}{l_{\rm k} - l_{\rm e}} \ln \frac{l_{\rm k}}{l_{\rm e}} = \frac{1}{l_{\rm e} + l_{\rm f}} + \frac{0.95}{\pi^2} \cdot \frac{l_{\rm e} + l_{\rm f}}{W_n l_{\rm e}}$$

Для типових значень $l_e \approx l_5 \approx W_n$ розв'язок останнього рівняння відповідає виразові $l_{\rm K} \geq l_e + l_5$. Значить, для структури транзистора, яку розглядаємо, у площині умовного переходу високоомного шару колектора в область сильнолегованого "схованого" шару фігури, еквіваленти незначно перекриваються один з одним, і, як наслідок останнього, густина струму, який втікає з боку високоомного колектора під областю бази в "схований" шар у площині OXY, постійна.

Ураховуючи, що ґрадієнт густини струму вздовж емітерної области незначний, а довжина останньої значно більша від товщини високоомного шару колектора, розтікання струму в колекторі в площині OXZ не розглядаємо.

Тоді спад напруги на області "схованого" шару можна зобразити як

$$U_{\rm cm} = U_{\rm cm1} + U_{\rm cm2}\,,\tag{10}$$

де

$$U_{\rm cm1} = IR_{s\,\rm cm}o_3/L\tag{11}$$

спад напруги на периферійній частині "схованого"
 шару, тобто частини, де густина струму, який втікає
 в "схований" шар з боку високоомного колектора, дорівнює нулеві;

$$U_{\rm cm2} = \int\limits_{0}^{b} I(x) dR$$

 спад напруги на області "схованого" шару при постійній густині струму, який втікає в нього з боку високоомного колектора.





Рис. 3. Залежності величини напруги $U_{c\kappa}$ і периметра емітера $P_{\rm e}$ від кількости емітерних областей для $Y' = 2 \cdot 10^5 \, {\rm mkm}^2$ та струму колектора $I = 50 \, {\rm mA}$ (a), $I = 100 \, {\rm mA}$ (б).

Визначаючи величину струму в перерізі области "схованого" шару з координатою x (рис. 1в) як

$$I(x) = JL(b - x)$$

а величину опору елементарної ділянки "схованого" шару як

$$dR = R_{s\,\mathrm{cm}} \frac{dx}{L},$$

отримуємо

$$U_{cm2} = JR_{s\,cm} \int_{0}^{b} (b-x) dx.$$

Інтегруючи, визначаємо

$$U_{\rm cm2} = JR_{s\,\rm cm}\frac{b^2}{2}.$$

Підставляючи у вираз (11) значення струму *I* = *JbL*, а у вираз (10) суму отриманих напруг, знаходимо спад напруги на "схованому" шарі

$$U_{\rm cm} = J R_{s\,{\rm cm}} b \left(\frac{b}{2} + o_3\right),$$

визначаємо величину максимального спаду напруги в тілі колектора розглянутого інтегрального транзистора як суму спаду напруги на високоомному шарі та області "схованого" шару

$$U_{\rm ck} = U_{en} + U_{\rm cui}$$

Оскільки величина опору вертикальної области n^+ під контактом до колектора незначна, спадом напруги на ній можна знехтувати.

Виражаючи спад напруги на високоомному шарі колектора як

$$U_{en} = J\rho_n W_n \kappa,$$

де

$$\kappa = \frac{l_{\rm e}}{l_{\rm e} + l_{\rm f}} + \frac{0.95}{\pi^2} \cdot \frac{l_{\rm e} + l_{\rm f}}{W_n}, \qquad \kappa < 1$$

знаходимо

$$U_{c\kappa} = J\left(\rho_n W_n \kappa + R_{s\,\text{cm}} b\left(\frac{b}{2} + o_3\right)\right).$$

Отриманий вираз визначає величину спаду напруги в області колектора інтегрального транзистора в максимально віддаленій по осі x точці транзистора (максимально віддаленій від контакту колектора до емітерної смужки). А оскільки густина струму є функцією координати z (J = J(z)), яка визначається виразами (6, 7), то для $J = J_{max}$

$$U_{c\kappa} = \frac{2m\varphi_{\rm T}c^2}{R_{\rm M}S_e\cos^2 c} \left(\rho_n W_n \kappa + R_{s\,{\rm cm}} b\left(\frac{b}{2} + o_3\right)\right).$$
(12)

З метою експериментальної перевірки проведеного розрахунку режиму переходу до критичної густини струму колектора був виготовлений інтегральний n - p - n транзистор зустрічноштирової структури (рис. 1а).

Кількість емітерних областей n=4, ширина емітерів і шини металізації до них $l_e = 10$ мкм. Довжина кожної емітерної области L = 240 мкм, крок транзисторної структури $l_e + l_5 = 24$ мкм. Розмір базової области $a \times b = 260 \times 100$ (мкм²); прозір між контактом колектора і базою $o_3 = 20$ мкм. Товщина епітаксіяльного шару — 15 мкм або з урахуванням глибини бази і розмитости "схованого" шару $W_n = 10$ мкм, питомий опір $\rho_n \approx 4$ Ом см. Поверхневий опір металізації $R_{sm} = 0.03$ Ом/кв, "схованого" шару $R_{scm} = 30$ Ом/кв. Коефіцієнт неідеальности емітерного переходу m = 1.5. Електрофізичні параметри шарів визначали чотиризондовим методом.



Рис. 4. Конструкції інтегральних транзисторів: К — контакт до колектора; Б — базові області; Е — емітерні області.

Спад напруги на колекторі транзистора в точці переходу з квазінасиченого стану в активний при різних струмах емітера визначали імпульсним методом [6].

Отримана добра відповідність (рис. 2) експериментальних значень і розрахункової залежности U_{ck} = f(I). Розкид експериментальних значень $U_{c\kappa}$ викликаний відсутністю різкого переходу при перемиканні транзистора з квазінасиченого стану в активний. Останнє підтверджує факт розподіленого характеру опору колектора інтеґрального транзистора і нерівномірність величини спаду напруги на ньому.



Рис. 5. Блок-схема розрахунку оптимальної топології інтеґрального транзистора.

Уведемо функцію Y, що характеризує вплив величин вихідних ємностей інтеґрального транзистора на його швидкодію

$$Y = \lambda_1 \overline{c}_{01} s_1 + \lambda_2 \overline{c}_{02} s_2, \tag{13}$$

де s_1 , \overline{c}_{01} , λ_1 — відповідно площа, питома усереднена бар'єрна ємність колекторного p-n переходу транзистора і відносний коефіцієнт впливу величини цієї ємности на час перезарядки вихідного кола; s_2 , \overline{c}_{02} , λ_2 — аналогічні параметри для ємности тран-

зистора на "землю", наприклад, бар'єрної ємности ізолюючого p-n переходу колектор-підкладка.

Зокрема, при величині опору наванта ження в колі колектора, значно більшій за опір области колектора, вплив ємностей колектор-база і колектор-підкладка на час перезарядки вихідного кола приблизно однаковий, тобто $\lambda_1 \approx \lambda_2 = 1$. Для схеми зі спільним колектором, для якої ємність колектор-підкладка некритична, $\lambda_1 = 1$, $\lambda_2 = 0$. У випадку, коли критерієм оптимізації є тільки площа, що займається транзистором, $\lambda_1 = 0$, $\lambda_2 = 1$.

Розглянемо при фіксованому значенні функції У характер зміни спаду напруги на опорі колектора від кількости емітерних областей і робочого струму. Для наочности приймемо $\overline{c}_{01} \approx \overline{c}_{02}$. Остання рівність питомих ємностей колектор-база і колектор-підкладка в схемі зі спільним емітером характерна для транзисторів з донною ізоляцією p - n переходом і близькими значеннями концентрації в підкладці (КДБ-10, $N_A = 10^{15}$ см⁻³) та в епітаксіяльному шарі колектора (КЭФ-5, $N_D = 10^{15}$ см⁻³). При $\lambda_1 = \lambda_2$ функцію оптимізації зручно задати як $Y' = Y/\overline{c}_0 = S_1 + S_2$, де $\overline{c}_0 = \overline{c}_{01} = \overline{c}_{02}$. Для структури, що розглядається, $S_1 = ab; S_2 = (a + 2o_2)(b + o_1 + o_2).$

На рис. З подані результати розрахунку залежности спаду напруги на колекторі від кількости емітерних областей і робочого струму для $Y' = 2 \cdot 10^5$ мкм².

Для вихідних даних із [7] і значення струму I = 50 мА мінімальний спад напруги забезпечується при n = 4, а при I = 100 мА — при n=5. Для порівняння на графіку показана також залежність периметра емітера розглянутого типу транзистора. Максимальний периметр забезпечується при n = 11.

Поряд з найпростішою структурою на рис. 4 показані й інші конструкції транзисторів, які найчастіше застосовуються. Задачу оптимізації для загального випадку розглянемо як визначення типу конструкції, кількости емітерних областей і геометричних розмірів, які забезпечують для заданого робочого струму мінімальні значення функції Y і спаду напруги $U_{\rm ck}$.

У таблиці 1 подані основні розрахункові формули визначення параметрів, наведених на рис. 4 транзисторних структур.

Блок-схема розрахунку оптимальної геометрії транзистора методом ітерацій подана на рис. 5. При заданих значеннях струму колектора I і функції Y для змінної величини n шукаємо розв'язки трансцендентних залежностей $U_{c\kappa_i} = f(Y, I, n)$. Розрахунок проводимо для всіх типів конструкцій, а конструкція, для якої напруга $U_{c\kappa}$ у точці екстремуму $dU_{c\kappa}/dn = 0$ мінімальна, вважається оптимальною. Якщо величина спаду напруги на опорі колектора не задовольняє вимоги розв'язуваної задачі, то проходить вибір нового значення Y.

Для оптимальної конструкції проводимо розрахунок довжини емітерних областей та інших геометричних розмірів транзистора.

На завершення зауважимо, що тип оптимальної конструкції в діяпазоні реальних величин струму задається, в основному, тільки значенням функції Y. При цьому струм колектора не є визначальним параметром у виборі конструкції. Так, для типів конструкцій, які розглядаємо, на рис. 6 подані графіки розрахунку залежности нормованих за U_{ck_1} величин спаду напруг на опорі колектора U_{ck_1} , де U_{ck_1} — спад напруги на найпростішій конструкції 1 (рис. 4а). Наприклад, у всьому діяпазоні робочих струмів для значення $Y' = 5 \cdot 10^4$ мкм² оптимальною є конструкція 4 (рис. 6а), для $Y' = 3 \cdot 10^5$ мкм² — конструкція 4 (рис. 6б). Досліджено режим переходу до омічного квазінасичення в колекторі потужного інтегрального біполярного транзистора. Розрахункова залежність спаду напруги на розподіленому опорі колектора добре узгоджується з експериментальними значеннями, які визначають перехід транзистора до омічного квазінасичення.



Рис. 6. Графіки нормованих функцій $U_{c\kappa_i}/U_{c\kappa_1}$: а) $Y' = 5 \cdot 10^4 \text{ мкм}^2$; б) $Y' = 3 \cdot 10^5 \text{ мкм}^2$.

Розв'язано задачу оптимізації топології потужного інтеґрального імпульсного транзистора. Подані залежності, які визначають опір інтеґральних транзисторів різноманітних конструкцій. Оптимізація дає змогу провести вибір конструкції і визначити геометричні розміри інтеґральної транзисторної структури, яка характеризується мінімальними значеннями вихідної ємности та опору колектора.

Л. М. СМЕРКЛО

Тип	$U_{c\kappa} \left(J = \frac{2m\varphi_{\pi}c^2}{R_{\mathrm{M}}S_{\mathrm{e}}\cos^2 c}\right)$	Y
1	H I $(HV + D + I(h + 1))$	$X \rightarrow -$
рис. 4а	$U_1 = J\left(\rho_n W_n \kappa + R_{s \operatorname{cur}} b\left(\frac{1}{2} + o_3\right)\right)$	$Y = \lambda_1 c_{01} a b + \lambda_2 c_{02} (a + 2o_2) (b + o_1 + o_2)$
2		
рис. 4б	$U_2 = J\left(\rho_n W_n \kappa + R_{s \operatorname{cur}} \frac{b}{2} \left(\frac{b}{4} + o_3\right)\right)$	$Y = \lambda_1 \overline{c}_{01} a b + \lambda_2 \overline{c}_{02} (a + 2o_2) (b + 2o_1)$
3		
рис. 4в	$U_3 = J\left(\rho_n W_n \kappa + R_{s \operatorname{cur}} b\left(\frac{b}{2} + o_3\right)\right)$	$Y = 2\lambda_1 \overline{c}_{01}ab + \lambda_2 \overline{c}_{02}(a + 2o_2)(2b + o_1 + 2o_2)$
4		
рис. 4г	$U_4 = J\left(\rho_n W_n \kappa + R_{s \operatorname{cur}} \frac{b}{2} \left(\frac{b}{4} + o_3\right)\right)$	$Y = 2\lambda_1 \overline{c}_{01} a b + \lambda_2 \overline{c}_{02} (a + 2o_2)(2b + 3o_1)$

Таблиця 1. Розрахункові формули визначення параметрів наведених на рис. 4 транзисторних структур.

- В. М. Диковский, В. Л. Аронов, Е. М. Асвадурова и др., Электронная техника. Полупроводниковые приборы вып. 2 (120), 28 (1977).
- [2] А. Блихер, Физика силовых биполярных и полевых транзисторов (Энергоатомиздат, Ленинград, 1986).
- [3] K. J. S. Caves, J. A. Barnes, IEEE Trans. Electron Devices 12, 84 (1965).
- [4] В. А. Сергеев, В. М. Мулев, Электронная техника. Полупроводниковые приборы вып. 1 (144), 6 (1981).
- [5] Б. К. Петров, Н. Г. Гвоздевская, Электронная техника. Полупроводниковые приборы вып. 2 (112), 37 (1977).
- [6] В. Н. Горемышев, Б. И. Григорьев, Ю. В. Резанов, Электронная техника. Полупроводниковые приборы вып. 1 (186), 51 (1987).
- [7] Р. Л. Голяка, Л. М. Смеркло, Вопросы радиоэлектроники. Общие вопросы радиоэлектроники вып. 22, 42 (1991).

THE MODEL AND OPTIMISATION OF STRUCTURE OF POWER INTEGRATED PULSE TRANSISTOR

L. M. Smerklo Lviv Radio Engineering Research Institute Microelectronics division 7 Naukova Str., Lviv, UA-290060, Ukraine

A model describing the mode of transition to the ohm quasi-saturation in the collector of power integrated bipolar transistors the special features of which is the irregularity of distributed resistance of the collector part, is proposed. The questions of optimisation of topology of power integrated pulse transistors that work in the mode of great relative pulse duration of short pulses with insignificant heat release are considered. The optimisation allows to make a choice of the construction and determine the geometrical dimensions of integrated transistor structure which is characterized by the minimum values of output capacity and resistance of the collector.